Https://www.RFeasy.cn

导读：很多朋友不知道芯片电容中的高介薄型陶瓷芯片电容制备工艺研究，如何选择芯片电容。射频易商城RFeasy.cn为你解答芯片电容中的高介薄型陶瓷芯片电容制备工艺研究

射频易商城 RFeasy.cn 隶属于电科益储供应链管理（成都）有限公司 旗下的国产化替代解决方案、专业射频微波器材一站式商城。

 

高介薄型陶瓷芯片电容制备工艺研究⑧

X、 Y方向切割示意图。 由图 9 可以看出, 当固定载体为常规的 UV 粘接膜时, 由于载体比较软, 背金会随载体的形变进行延展而出现毛刺。 为此, 本工作用硬质材料粘接固定被切样件, 有效避免了背金毛刺。 另一方面需关注的是分片需从平面的 X 和 Y两个方向进行切割,当完成其中一个方向( 如 X 方向) 的切割准备进行第二个方向的切割时, 器件的另一个方向(如 Y 方向) 处于悬空状态, 正面金属会在平面方向延展形成毛刺。为了有效规避表面金属因 平面延展出 现的毛刺,

本工作采用后填充的方式, 在完成 X 方向 的切割后,对切割道进行回填, 使在 Y 方向切割时, 表面金属不会出现延展拖边的毛刺。 样品实物如图 10, 经测试,样件崩边小于 5 μm, 没有明显可见的毛刺, 获得了良好的切割效果。

3　 结论
本文系统地研究了金属化工艺对薄型陶瓷芯片电容性能的影响, 得到了最佳的膜系结构及过渡层厚度。通过对高介薄型陶瓷芯片电容精密切割工艺的研究,解决了切割时极易出现崩边、 卷边、 毛刺等问题。在 TiW/Au、 TiW/Ni/Au 和 TaN/TiW/Au 三种膜系结构中, TaN/TiW/Au 膜系结构能有效地提高高介薄型陶瓷芯片电容的绝缘电阻偏压特性, 且在室温附近的介电损耗最小, 综合性能最佳, 比较适宜用作高介薄型陶瓷芯片电容的电极膜系。当膜系结构中过渡层的厚度为 400 nm 时能很好地覆盖高介薄型陶瓷基片的表面, 可有效地隔绝陶瓷层与电极层的接触, 提高高介薄型陶瓷芯片电容的绝缘电阻值, 降低介电损耗。针对高介薄型陶瓷芯片电容切割分片, 使用薄型切割刀, 采用硬质载体固定, 切割回填的方法可减少金属平面延展产生的卷边和毛刺。本工作通过对金属化工艺、 膜系结构、 过渡层厚度及精细切割的系统研究, 为高介薄型陶瓷芯片电容生产提供了工艺基础。

推荐产品一、丽芯微电 4.7pF, ≥100G@100V, 单面留边 单层芯片电容

型号：C12-15-100V-4R7

容值/容差：4.7pF / ±0.5pF温度系数：±15%@-55～+125℃
绝缘电阻@电压：≥100G@100V
损耗@频率：≤4.0@1KHz
封装尺寸：0.381*0.381*0.178 mm
性能特点：尺寸小、容值大，结构简单，单面电极留有绝缘边;采用MM结构，产品寄生参数小，使用频率高至100GHz;表面纯金电极，适合金丝、金带等微组装工艺;适合Au/Sn、Au/Si、Au/Ge 共晶焊，以及Sn /Pb、导电胶粘接;七专级/ 普军级可选。